DIMM

Os DIMMs (Dual In-line Memory Module) foram uma atualização dos anos 90 para SIMMs (Single In-line Memory Modules) quando os processadores Pentium baseados em Intel P5 começaram a ganhar participação de mercado. O Pentium tinha uma largura de barramento de 64 bits, o que exigiria SIMMs instalados em pares combinados para preencher o barramento de dados. O processador acessaria então os dois SIMMs em paralelo. Os DIMMs foram introduzidos para eliminar essa desvantagem. Os contatos nos SIMMs em ambos os lados são redundantes, enquanto os DIMMs possuem contatos elétricos separados em cada lado do módulo. Isso lhes permitiu dobrar o caminho de dados de 32 bits do SIMM para um caminho de dados de 64 bits. O nome "DIMM" foi escolhido como um acrônimo para Dual In-line Memory Module, simbolizando a divisão nos contatos de um SIMM em duas linhas independentes. Muitos aprimoramentos ocorreram nos módulos nos anos seguintes, mas a palavra "DIMM" permaneceu como um termo genérico para módulos de memória de computador.[carece de fontes?]

Variantes de DIMMs suportam RAM DDR, DDR2, DDR3, DDR4 e DDR5. Tipos comuns de DIMMs incluem o seguinte:

Um SO-DIMM (pronuncia-se "so-dimm" [ˈsoʊdɪm], também escrito " SODIMM") ou pequeno contorno DIMM, é uma alternativa menor para um DIMM, sendo aproximadamente metade do tamanho físico de um DIMM regular. Os SO-DIMMs são frequentemente usados ​​em sistemas com espaço limitado, que incluem laptops, computadores pessoais de tamanho reduzido, como os baseados em placas-mãe Nano-ITX, impressoras de escritório atualizáveis ​​de última geração e hardware de rede, como roteadores e dispositivos NAS. Eles geralmente estão disponíveis com o mesmo caminho de dados de tamanho e classificações de velocidade dos DIMMs regulares, embora normalmente com capacidades menores.

Na borda inferior dos DIMMs de 168 pinos há dois entalhes, e a localização de cada entalhe determina um recurso específico do módulo. O primeiro entalhe é a posição da chave DRAM, que representa os tipos de DIMM RFU (uso futuro reservado), registrado e sem buffer (posição esquerda, intermediária e direita, respectivamente). O segundo entalhe é a posição da chave de tensão, que representa os tipos de DIMM 5,0 V, 3,3 V e RFU (a ordem é a mesma acima).

DDR, DDR2, DDR3, DDR4 e DDR5 têm contagens de pinos diferentes e/ou posições de entalhe diferentes. Em outubro de 2022, DDR5 SDRAM é um tipo emergente moderno de memória dinâmica de acesso aleatório (DRAM) com uma interface de alta largura de banda ("taxa de dados dupla") e está em uso desde 2020. É o sucessor de alta velocidade para DDR, DDR2, DDR3 e DDR4. A DDR5 SDRAM não é compatível nem para frente nem para trás com qualquer tipo anterior de memória de acesso aleatório (RAM) devido a diferentes voltagens de sinalização, temporizações, bem como outros fatores diferentes entre as tecnologias e sua implementação.

A capacidade de um DIMM e outros parâmetros operacionais podem ser identificados com detecção de presença serial (SPD), um chip adicional que contém informações sobre o tipo de módulo e tempo para o controlador de memória seja configurado corretamente. O SPD EEPROM se conecta ao System Management Bus e também pode conter sensores térmicos (TS-on-DIMM ).

Imagem: mattk1979 · BY-SA · Openverse

Os DIMMs ECC são aqueles que possuem bits de dados extras que podem ser usados pelo controlador de memória do sistema para detectar e corrigir erros. Existem vários esquemas ECC, mas talvez o mais comum seja a Correção de Erro Único, Detecção de Erro Duplo (SECDED), que usa um byte extra por palavra de 64 bits. Os módulos ECC geralmente carregam um múltiplo de 9 em vez de um múltiplo de 8 chips.

Imagem: htomari · BY-SA · Openverse

Às vezes, os módulos de memória são projetados com dois ou mais conjuntos independentes de chips DRAM conectados ao mesmo endereço e barramentos de dados; cada um desses conjuntos é chamado de classificação . Postos que compartilham o mesmo slot, apenas um posto pode ser acessado a qualquer momento; é especificado ativando o sinal de seleção de chip (CS) da classificação correspondente. As outras fileiras do módulo são desativadas durante a operação tendo seus sinais CS correspondentes desativados. Atualmente, os DIMMs são comumente fabricados com até quatro fileiras por módulo. Os fornecedores de DIMMs de consumo começaram recentemente a distinguir entre DIMMs simples e duplos. Depois que uma palavra de memória é buscada, a memória normalmente fica inacessível por um longo período de tempo enquanto os amplificadores de detecção são carregados para acessar a próxima célula. Ao intercalar a memória (por exemplo, as células 0, 4, 8, etc. são armazenadas juntas em uma classificação), os acessos sequenciais à memória podem ser realizados mais rapidamente porque os amplificadores de sentido têm 3 ciclos de tempo ocioso para recarga, entre os acessos.

Imagem: Scott Beamer · BY-NC-ND · Openverse

A maioria dos DIMMs é construída usando chips de memória "×4" ("por quatro") ou "×8" ("por oito") com nove chips por lado; "×4" e "×8" referem-se à largura de dados dos chips DRAM em bits. No caso de DIMMs registrados "×4", a largura de dados por lado é de 36 bits; portanto, o controlador de memória (que requer 72 bits) precisa endereçar os dois lados ao mesmo tempo para ler ou escrever os dados de que precisa. Nesse caso, o módulo de dois lados é de classificação única. Para DIMMs registrados "×8", cada lado tem 72 bits de largura, portanto, o controlador de memória endereça apenas um lado por vez (o módulo de dois lados tem classificação dupla). O exemplo acima se aplica à memória ECC que armazena 72 bits em vez dos 64, mais comuns. Também haveria um chip extra por grupo de oito, que não é contado.

Imagem: This image has been made by Matthieu Riegler (User:Kyro) and released under the licenses stated below. You are free to use it for any purpose as long as you credit me as author, Wikimedia Commons as site and follow the terms of the licenses. Could you be kind enough to leave me a message on this page to inform me about your use of this picture. · BY · Openverse

Para várias tecnologias, existem certas frequências de clock de barramento e dispositivo que são padronizadas; há também uma nomenclatura decidida para cada uma dessas velocidades para cada tipo. Os DIMMs baseados em DRAM de taxa de dados única (SDR) têm a mesma frequência de barramento para dados, endereço e linhas de controle. DIMMs baseados em DRAM DRAM (DDR) têm dados, mas não o estroboscópio com o dobro da taxa do clock; isso é obtido marcando tanto a borda ascendente quanto a descendente dos estrobos de dados. O consumo de energia e a tensão diminuíram gradualmente a cada geração de DIMMs baseados em DDR. Outra influência é a latência do Strobe de Acesso à Coluna (CAS), ou CL, que afeta a velocidade de acesso à memória. Este é o tempo de atraso entre o comando READ e o momento em que os dados estão disponíveis.