Sistema em um chip
Um sistema em um chip ou sistema em chip é um circuito integrado que combina a maioria ou todos os componentes essenciais de um computador ou sistema eletrônico em um único microchip. Tipicamente, um SoC inclui uma unidade central de processamento (CPU) com controladores de memória, portas de entrada/saída e funções de controle de armazenamento secundário de dados, juntamente com recursos adicionais opcionais, tais como uma unidade de processamento gráfico (GPU), conectividade Wi-Fi e módulos de processamento de radiofrequência. Esse elevado patamar de integração minimiza a necessidade de múltiplos componentes discretos e separados, aprimorando substancialmente a eficiência energética e simplificando o leiaute dos dispositivos.
Imagem: CNA Brasil · BY-NC-SA · Openverse
Em linhas gerais, distinguem-se três tipos principais de SoCs:
Imagem: CNA Brasil · BY-NC-SA · Openverse
Os SoCs podem ser empregados em quaisquer tipos de tarefas computacionais. Não obstante, seu uso concentra-se tipicamente na computação móvel, tal como em tablets, smartphones, smartwatches e netbooks, bem como em sistemas embarcados e em nichos industriais onde anteriormente apenas microcontroladores discretos eram utilizados.
Sistemas embarcados
Onde anteriormente apenas microcontroladores podiam ser aplicados, os SoCs ascenderam com grande destaque no mercado de sistemas embarcados. Uma integração mais estrita do sistema proporciona maior confiabilidade operacional e melhora o tempo médio entre falhas, ao mesmo tempo em que os SoCs oferecem funcionalidades vastamente mais avançadas e maior capacidade computacional do que os microcontroladores convencionais. Suas aplicações abrangem aceleração de inteligência artificial, visão computacional embarcada, coleta de dados, telemetria, processamento vetorial e inteligência ambiente. Frequentemente, os SoCs embarcados voltam-se aos mercados de internet das coisas, multimídia, infraestrutura de redes, telecomunicações e computação de borda. Alguns exemplos representativos de SoCs voltados a tarefas embarcadas incluem a linha STM32 da STMicroelectronics, o chip RP2040 da Raspberry Pi Ltd e os circuitos integrados Zynq 7000 da AMD.
Computação móvel
SoCs destinados à computação móvel agregam invariavelmente processadores, memórias, memórias cache integradas na pastilha, recursos de rede sem fio e, com frequência considerável, controladores e firmware de processamento para câmeras digitais. Com o aumento contínuo no tamanho e na densidade das memórias, SoCs de alto padrão muitas vezes abrem mão de acomodar memórias RAM e flash no mesmo die de silício; em contrapartida, os chips de memória primária e memória flash são montados diretamente adjacentes ou sobrepostos (package on package, PoP) ao próprio SoC. Alguns exemplos consolidados de SoCs para computação móvel compreendem:
Computadores pessoais
Em 1992, a Acorn Computers lançou as linhas de computadores pessoais A3010, A3020 e A4000 equipadas com o SoC ARM250. Esse circuito unificou o processador original Acorn ARM2 com um controlador de memória (MEMC), controlador de vídeo (VIDC) e controlador de entrada e saída (IOC). Nas gerações prévias de computadores Acorn equipados com tecnologia ARM, esses elementos consistiam em quatro chips físicos distintos e discretos. O circuito ARM7500 sucedeu essa arquitetura, constituindo o SoC de segunda geração da fabricante baseado nos controladores ARM700, VIDC20 e IOMD, sendo amplamente licenciado em aparelhos embarcados, como decodificadores de televisão (set-top-boxes), bem como em computadores pessoais posteriores da Acorn.
Imagem: CNA Brasil · BY-NC-SA · Openverse
Um SoC é composto por unidades funcionais de hardware, englobando microprocessadores que executam instruções de software, bem como por um subsistema de comunicações responsável por interconectar, sincronizar, rotear e estabelecer interface mútua entre esses blocos funcionais.
Componentes funcionais
Um SoC deve contar obrigatoriamente com ao menos um núcleo de processador, mas tipicamente agrega múltiplos núcleos. Esses elementos podem assumir a forma de um microcontrolador, microprocessador (μP), processador de sinal digital (DSP) ou um núcleo baseado em processador com conjunto de instruções para aplicação específica (ASIP). Núcleos ASIP dispõem de conjuntos de instruções customizados para determinado domínio de aplicação, concebidos para atingir eficiência superior à de instruções genéricas em um perfil de carga específico. Por definição, SoCs multiprocessados apresentam mais de um núcleo de cálculo. A arquitetura Arm constitui uma opção amplamente disseminada para compor núcleos de processadores em SoCs, dado que diversos de seus designs são distribuídos como processadores por software (soft processors) especificados na forma de núcleos de propriedade intelectual (IP cores).
Comunicação intermódulos
Os SoCs são constituídos por inúmeras unidades de execução operando simultaneamente, as quais precisam permutar dados e instruções de maneira ininterrupta. Em vista disso, exceto nos projetos mais elementares, todos os SoCs exigem subsistemas dedicados de comunicação interna. Tradicionalmente, utilizavam-se arquiteturas baseadas em barramentos de dados, nos mesmos moldes dos microcomputadores convencionais. Mais recentemente, todavia, enlaces fundamentados em redes de interconexão conhecidas como redes em chip (NoC, networks-on-chip) emergiram como padrão dominante, havendo a perspectiva de suplantarem os barramentos tradicionais em projetos modernos de alta integração.
Imagem: CNA Brasil · BY-NC-SA · Openverse
Um sistema em um chip é composto simultaneamente por estruturas físicas de hardware e pelas camadas de software encarregadas de controlar os núcleos de microprocessador, microcontrolador, processadores de sinal, periféricos e interfaces. O fluxo de projeto (design flow) de um SoC busca conceber as porções de hardware e software em paralelo, prática referida como coprojeto arquitetural de hardware e software (architectural co-design). Esse fluxo deve incorporar mandatoriamente metas de otimização de engenharia e restrições físicas de contorno. A grande maioria dos SoCs é estruturada a partir de blocos pré-validados de propriedade intelectual de hardware (núcleos IP) correspondentes às unidades funcionais de cálculo, acompanhados de rotinas de software e controladores de dispositivos (device drivers) encarregados de sua operação. Destacam-se aqui as pilhas de protocolos de comunicação dedicadas a suportar barramentos da indústria, tais como o USB. A união dos blocos de hardware é executada por meio de ferramentas de automação de projeto eletrônico (EDA), ao passo que a integração dos módulos de software é conduzida em ambientes de desenvolvimento integrados (IDE).
Verificação de projeto
Antes do envio para manufatura em uma fundição de semicondutores, a integridade funcional do circuito é submetida a amplas rotinas de checagem. Essa etapa é formalmente denominada verificação funcional e consome uma parcela substancial de tempo e recursos do ciclo de desenvolvimento de um chip, estimada historicamente em cerca de 70% de todo o esforço de engenharia do projeto. Em virtude da complexidade geométrica crescente dos circuitos integrados, adotam-se linguagens estruturadas de verificação de hardware, como SystemVerilog, SystemC, e e OpenVera. Anomalias lógicas (bugs) encontradas durante essa checagem são documentadas e encaminhadas às equipes de desenvolvimento.
Imagem: CNA Brasil · BY-NC-SA · Openverse
Projetos de SoC exigem balanceamento criterioso de parâmetros como dissipação de potência elétrica, área de pastilha de silício (die), vazão de comunicação interna e alocação física para garantir localidade de referência entre os blocos modulares. A otimização contínua é intrínseca ao desenvolvimento de um SoC; caso não fosse prioritária, os engenheiros recorreriam a arquiteturas baseadas em módulos multichip convencionais, que prescindem de análises profundas de área e potência na mesma escala de integração. Otimizar simultaneamente essas métricas configura problemas rigorosos de otimização combinatória, muitas vezes categorizados matematicamente como problemas NP-difíceis. Consequentemente, o projeto exige o emprego de algoritmos avançados de aproximação e heurísticas computacionais. Dado que o dimensionamento envolve múltiplos parâmetros concorrentes e conflitantes, as soluções buscam atingir a eficiência de Pareto, demandando concessões operacionais de engenharia (trade-offs).
Metas
Os SoCs são dimensionados para minimizar o consumo de potência elétrica necessário ao desempenho de suas funções lógicas. A maior parte dessas plataformas destina-se a sistemas de baixa potência que requerem baterias de longa duração (como smartphones), ou a nós embarcados remotos que operam autonomamente sem troca de baterias durante meses ou anos em redes distribuídas. Além do custo operacional decorrente do consumo energético, a dissipação de calor residual representa um risco físico iminente de dano aos componentes caso a temperatura exceda limites operacionais seguros. Pela definição física, a quantidade de energia despendida em um circuito corresponde à integral da potência consumida ao longo do tempo, sendo a taxa de potência instantânea calculada pelo produto da corrente $I$ pela tensão elétrica $V$. Pela lei de Ohm, a potência pode ser expressa equivalentemente por:
Metodologias
Os sistemas em um chip são modelados por métodos formais de verificação e validação de hardware, além de metodologias quantitativas aplicadas para selecionar a arquitetura que melhor atenda aos objetivos multiobjetivo de projeto. O escalonamento de processos atua como mecanismo primordial em circuitos integrados onde múltiplos processos concorrentes ou linhas de execução (threads) disputam os recursos de processamento de um mesmo núcleo. Essa gestão reduz a latência e amplia a taxa de transferência das rotinas de software embarcado que operam no SoC. Nem todas as rotinas de cálculo são executadas por software na CPU, mas técnicas de escalonamento otimizam drasticamente o rendimento das cargas que utilizam recursos compartilhados de hardware.
Imagem: CNA Brasil · BY-NC-SA · Openverse
Chips do tipo SoC são fabricados majoritariamente através da tecnologia de semicondutor de óxido metálico complementar (MOS / CMOS). As netlists concebidas no fluxo lógico balizam as etapas de posicionamento e roteamento físico (place and route), convertendo o projeto do circuito em máscaras de produção. Ao longo desse ciclo de conversão física, o leiaute é submetido a ferramentas de modelagem de sincronismo estático e simulações para certificar o cumprimento de parâmetros estipulados de frequência, consumo de energia, dissipação térmica e integridade funcional e elétrica. Uma vez eliminadas as anomalias de projeto e superadas as rotinas de checagem física de regras de desenho (DRC), os arquivos contendo os mapas estruturais das camadas do chip são transferidos para as oficinas de fotomáscaras das fundições (foundries), onde conjuntos de máscaras litográficas de quartzo e vidro são confeccionados. Essas máscaras são inseridas nas linhas de fabricação em salas limpas para a litografia das pastilhas nos wáferes de silício bruto antes da etapa final de corte, encapsulamento e teste de bancada.
Imagem: CNA Brasil · BY-NC-SA · Openverse
Dentre os exemplos representativos de sistemas em um chip encontram-se:
Imagem: CNA Brasil · BY-NC-SA · Openverse
As rotinas de pesquisa e desenvolvimento de SoCs exigem a comparação metódica de diversas alternativas de projeto. Metodologias de avaliação e benchmarks, como o padrão COSMIC, foram criados com a finalidade de balizar essas análises comparativas.
